상세정보
미리보기
아날로그 반도체 회로설계
- 저자
- 손기성 저
- 출판사
- 복두출판사
- 출판일
- 2017-09-15
- 등록일
- 2018-01-19
- 파일포맷
- PDF
- 파일크기
- 11MB
- 공급사
- YES24
- 지원기기
-
PC
PHONE
TABLET
웹뷰어
프로그램 수동설치
뷰어프로그램 설치 안내
책소개
지능형 반도체는 4차 산업 혁명을 발전시키는 핵심 요소이다. 인공지능, 자율주행 및 사물인터넷 기술 등 날로 지능화되고 있는 기술을 실제 제품으로 구현하기 위하여 지능화된 반도체가 필수적이다. 지능화된 반도체는 디지털, 아날로그, 메모리 및 S/W를 포함하고 있으므로 구성 요소들의 성능이 고르게 개선되어야지만 그 능력을 극대화 할 수 있다. 자연계에 존재하는 물리적, 화학적 정보들이 아날로그 신호로 형성되어 있기 때문에 이 신호들을 처리하는 아날로그 반도체 설계 기술의 중요성은 날로 증대되고 있다. 아무리 디지털 신호를 정밀하게 처리하여도 인간이 인지하는 아날로그 신호를 정밀하게 처리하지 않으면 반도체 성능은 저하될 수밖에 없을 것이다.
필자는 27년간 반도체 업체에서 아날로그 반도체 설계 및 개발을 담당하였고, 5년간 국책 연구소 및 학교에서 반도체 관련 과제를 수행하였고 학생들을 가르쳐 왔다. 아날로그 반도체에서 가장 큰 화두는 설계 결과와 제작된 반도체 특성과의 차이를 줄이는 작업이다. 이 차이를 줄이기 위하여 제조 공정 및 패키지 과정에서 발생되는 편차들의 영향을 고려하고, 그 영향을 최소화하기 위한 설계를 수행하여야 한다. 따라서 우수한 성능의 아날로그 반도체를 설계하기 위하여 집적회로 제조 공정, 반도체 소자 특성, 패키지 기술 및 레이아웃 설계 등의 반도체 관련 지식들도 터득하여야만 한다.
본서에서는 반도체 제조공정, 반도체 능동/수동 소자의 동작 이론, 패키지 기술, 정전기 대책 설계에 대하여 설명하였다. 특히 실제 시스템 IC 설계에 사용한 기본 회로들을 사례로 회로의 동작을 설명하고, 그 특성을 회로 시뮬레이션을 통하여 검증하였다. 시뮬레이션 Tool은 Cadence사의 Pspice 16.6 버전을 사용하였다. 기본 회로를 기반으로 연산 증폭기의 위상 보상 설계, 회로 설계 방법 및 과정을 상세히 설명하였다. 그리고 아날로그 반도체의 수율을 증가시키는 여러 가지 설계 방안을 제시하였고 반도체 시작품 평가에 대해서도 설명하였다.
산업 현장 일선에서 겪어온 경험과 지식들을 정리한 본 저서가 아날로그 반도체 회로 설계를 공부하는 사람들에게 조그만 도움이 되기를 희망한다.
저자소개
스마트IT시스템연구단(KAIST), 연구교수
경남대학교, 전자공학과 교수
㈜동부하이텍, IP개발팀장, 상무
㈜매그나칩반도체, DDI개발센터장, 상무
㈜LG반도체, ㈜하이닉스반도체, 아날로그반도체 설계팀, 수석연구원
현재 한국폴리텍대학, 안성캠퍼스, 반도체CAD과 교수(공학박사) 이다.
목차
제1장 반도체 구조
1.1 반도체 기초
1.2 에너지 대역
1.3 P/N 접합 반도체
제2장 반도체 공정
2.1 반도체 집적도
2.2 CMOS FET 제작 공정
2.3 MOS FET 구조
제3장 반도체 패키지 공정
3.1 반도체 패키지(package)의 기술
3.2 반도체 패키지 제작 공정
3.3 반도체 패키지의 특성
제4장 반도체 능동소자
4.1 MOS FET의 동작 원리
4.2 MOS FET의 전류 전압 특성
4.3 MOD FET의 2차 효과
제5장 반도체 수동소자
5.1 MOS FET의 발전 역사
5.2 커패시터(Capacitor) 설계
5.3 저항(Resistor) 설계
5.4 MOS FET 스위치 설계
제6장 정전기 대책설계
6.1 정전기 종류 및 규격
6.2 정전기 방지 설계
6.3 안테나 효과 방지 설계
제7장 시뮬레이션 툴 이해
7.1 시뮬레이션 툴(Simulation tool) 소개
7.2 정지 프로그램
7.3 시뮬레이션 툴 사용법
제8장 단위 소자 시뮬레이션 및 전기적 특성 이해
8,1 MOS FET의 특성 시뮬레이션
8.2 MOS FET의 설계 파라미터
8.3 MOS 인버터(Inverter)
제9장 기본 아날로그 회로
9.1 정전류 회로 설계
9.2 전류거울(Current Mirror)
9.3 캐스코드 회로
9.4 전류거울 시뮬레이션
9.5 정전압 회로 설계
9.6 BGR(Band Gap Reference) 회로 설계
제10장 증폭회로 설계
10.1 접지 증폭회로
10.2 캐스코드 증폭회로
10.3 차동증폭회로
제11장 연산증폭기
11.1 차동증폭기(Deifferential Amplifier)
11.2 옵셋 전압(Offset Voltage)
11.3 출력회로
제12장 주파수특성 및 보상
12.1 극점과 영점(Pole & Zero)
12.2 보드 선도(Bode Plot)
12.3 주파수 보상
제13장 연산증폭기 회로설계
13.1 연산증폭기(Operational Amplifier : OP AMP) 개요
13.2 2단 연산증폭기 회로 설계
13.3 2단 연산증폭기 시뮬레이션
제14장 완전차동 연산증폭기
14.1 Rail to Rail(레일 투 레일) 구조
14.2 Class AB 출력회로
14.3 완전 차동 연산증폭기
14.4 옵셋 전압 감소 설계
제15장 연산증폭기 특성 및 응용
15.1 연산증폭기 DC 특성
15.2 연산증폭기 AC 특성
제16장 설계 결과물 평가
16.1 테스트 패턴 구성
16.2 테스터 회로 설계
16.3 신뢰성 시험 회로 설계
